El primer chip de menos de 1 nanómetro ya es una realidad

IBM presentó el primer chip de menos de 1 nanómetro (nm) del mundo. El componente de 0.7 nm es capaz de integrar cerca de 100,000 millones de transistores en una pieza de silicio del tamaño de una uña. El avance llega en un momento en que las técnicas convencionales de miniaturización se aproximan a sus límites físicos y podría redefinir el futuro de la industria de los semiconductores.

El chip se basa en una nueva arquitectura denominada nanostack que, según la compañía, constituye el primer diseño tridimensional basado en nanohojas desarrollado en el sector. La innovación aprovecha un proceso conocido como integración secuencial en 3D, mediante el cual los transistores se apilan y distribuyen verticalmente. Este enfoque difiere por completo de las estructuras tradicionales, donde los interruptores se colocan de manera horizontal sobre una superficie plana, reduciendo progresivamente la distancia entre ellos.

La nueva arquitectura no solo permite aumentar la densidad de transistores, sino que también facilita el uso de distintos materiales en cada capa, en función de las tareas específicas de cada componente. Esto hace posible optimizar de manera independiente cada sección del chip para alcanzar simultáneamente altos niveles de rendimiento y una reducción significativa en el consumo energético.

Jay Gambetta, director de IBM Research y IBM Fellow, afirmó que este desarrollo representa un hito para la industria informática al llevar la fabricación de semiconductores desde la escala de los nanómetros hasta el nivel atómico. “Con nuestra nueva arquitectura nanostack, no solo estamos fabricando transistores más pequeños, sino que estamos reinventando la forma en que se construyen los chips para ofrecer una potencia y una eficiencia energética considerablemente mayores”, destacó.

IBM presentó el primer chip de menos de 1 nanómetro (nm) del mundo. El componente de 0.7 nm es capaz de integrar cerca de 100,000 millones de transistores en una pieza de silicio del tamaño de una uña.Cortesía IBM

¿El chip de la próxima década?

La eficacia del nuevo componente fue evaluada en laboratorio con dispositivos funcionales y la construcción de un inversor CMOS, un circuito elemental presente en prácticamente todos los microprocesadores modernos. Las pruebas demostraron que las capas de transistores, independientemente del material utilizado, pueden apilarse y conectarse de manera eficiente mediante aislantes extremadamente delgados sin generar interferencias ni fallos eléctricos.

Además, IBM aseguró que el chip demostró la posibilidad de reducir hasta 40% el tamaño de la memoria SRAM, uno de los elementos clave para proporcionar el ancho de banda que demandan los sistemas de inteligencia artificial (IA).

De acuerdo con la empresa, “los resultados técnicos publicados indican que se prevé que el nuevo chip suponga un avance sustancial en capacidad —hasta un 50% más de rendimiento o un 70% más de eficiencia energética que los chips de IBM con nodo de 2 nm—, lo que potenciará la capacidad de cálculo para aplicaciones que van desde la IA generativa y la infraestructura en la nube hasta dispositivos electrónicos de próxima generación”.